En pocas palabras: Jalapeño es el ASIC de inferencia de OpenAI, co-diseñado con Broadcom y mostrado en Hot Chips 2026. Ho dijo que modelos internos (Codex, Sol y Astra) aceleraron diseño y verificación desde noviembre de 2025, recortando de concepto a presentación a menos de dos años frente a una base interna de 18 meses a dos años incluso reutilizando IP. El equipo humano mantiene chequeos Synopsys y Cadence (timing estático, integridad de señal) antes del tape-out. No sustituye en 2026 toda la flota Nvidia.
Estado de los hechos: Comprobado el 5 de octubre de 2026 con la entrevista de Jake Roach a Richard Ho en Tom's Hardware (30 de septiembre de 2026) y preguntas de seguimiento del mismo ciclo hacia el 4 de octubre. Detalles de stepping y calendario gen2/gen3 pueden cambiar con la madurez del silicio.
Qué es Jalapeño en escena
Los circuitos integrados a medida (ASIC) permiten a los hyperscalers adaptar silicio de inferencia a sus modelos en lugar de comprar solo GPUs genéricas. Jalapeño es el ASIC de inferencia co-desarrollado con Broadcom, visto en Hot Chips 2026, la conferencia anual donde los fabricantes muestran arquitectura antes del despliegue masivo.
Ho describió diseño asistido por IA con la pila de modelos de OpenAI. Trabajo desde noviembre de 2025; bring-up de kernels hacia mayo de 2026 cuando llegó el primer silicio. De RTL (descripción a nivel de transferencia de registros) a tape-out: unos nueve meses. De idea a reveal público: menos de dos años, frente a una línea base interna de 18 meses a dos años aun reutilizando bloques de propiedad intelectual.
Dónde ayuda la IA y dónde manda el ingeniero
Ho rechazó que los modelos sustituyan a los ingenieros: un equipo más pequeño y muy cualificado va más rápido porque la IA absorbe tareas repetitivas. Modelos citados: Codex, Sol y la familia Astra conforme avanzó el flujo.
El sign-off no se saltó. Ho recordó que aunque un bloque esté «al 99,99 %» en el modelo, no hay tape-out sin flujos EDA estándar (Synopsys, Cadence): timing estático, integridad de señal, exigencias de la fábrica. La IA acorta iteraciones; no suspende la física.
El stepping B0 reportado ofrecería hasta un 25 % más de rendimiento por vatio que A0 en la misma cobertura. Es relato de laboratorio, no prueba de que cada rack de OpenAI ya corre Jalapeño a escala.
Límites que admite Ho
Clive Chan, vinculado al hardware de OpenAI, se fue a Anthropic en junio de 2026 según el mismo beat. Ho sitúa la gen2 cerca del tape-out y la gen3 en desarrollo, pero duda de ciclos de nueve meses seguidos: herramientas y madurez de proceso no siempre acompañarán.
La primera arquitectura evitó empaquetado 3D y óptica co-empaquetada, apuestas que posponen complejidad. OpenAI construye silicio de inferencia para su stack, no un sustituto acabado en 2026 de cada GPU del mercado.
Lo que está claro
OpenAI comprimió el calendario de Jalapeño con Broadcom, enseñó el chip en Hot Chips y sigue llevando la aprobación final por las mismas EDA que cualquier proveedor serio. Gen2 y gen3 en marcha; Ho es cauteloso con repetir el ciclo más rápido siempre.
Los posts que presentan Jalapeño como reemplazo total e inmediato de Nvidia, o que inventan memoria y potencia no citadas en Tom's Hardware, van más allá de la evidencia. Seguir despliegues reales, ganancias por stepping en carga de trabajo y si los próximos tape-outs cumplen los plazos implícitos.
Fuentes: Tom's Hardware, entrevista a Richard Ho, 30 de septiembre de 2026.